tool/mbed/mbed-sdk/libraries/mbed/targets/hal/TARGET_STM/TARGET_STM32L1/sleep.c

   1 /* mbed Microcontroller Library
   2  *******************************************************************************
   3  * Copyright (c) 2014, STMicroelectronics
   4  * All rights reserved.
   5  *
   6  * Redistribution and use in source and binary forms, with or without
   7  * modification, are permitted provided that the following conditions are met:
   8  *
   9  * 1. Redistributions of source code must retain the above copyright notice,
  10  *    this list of conditions and the following disclaimer.
  11  * 2. Redistributions in binary form must reproduce the above copyright notice,
  12  *    this list of conditions and the following disclaimer in the documentation
  13  *    and/or other materials provided with the distribution.
  14  * 3. Neither the name of STMicroelectronics nor the names of its contributors
  15  *    may be used to endorse or promote products derived from this software
  16  *    without specific prior written permission.
  17  *
  18  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  19  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  20  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  21  * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE
  22  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  23  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  24  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
  25  * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  26  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  27  * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  28  *******************************************************************************
  29  */
  30 #include "sleep_api.h"
  31
  32 #if DEVICE_SLEEP
  33
  34 #include "cmsis.h"
  35
  36 static TIM_HandleTypeDef TimMasterHandle;
  37
  38 void sleep(void)
  39 {
  40     // Disable HAL tick interrupt
  41     TimMasterHandle.Instance = TIM5;
  42     __HAL_TIM_DISABLE_IT(&TimMasterHandle, TIM_IT_CC2);
  43
  44     // Request to enter SLEEP mode
  45     HAL_PWR_EnterSLEEPMode(PWR_MAINREGULATOR_ON, PWR_SLEEPENTRY_WFI);
  46
  47     // Enable HAL tick interrupt
  48     __HAL_TIM_ENABLE_IT(&TimMasterHandle, TIM_IT_CC2);
  49 }
  50
  51 void deepsleep(void)
  52 {
  53 #if defined(TARGET_MOTE_L152RC)
  54     int8_t STOPEntry = PWR_STOPENTRY_WFI;
  55 #endif
  56
  57     // Disable HAL tick interrupt
  58     TimMasterHandle.Instance = TIM5;
  59     __HAL_TIM_DISABLE_IT(&TimMasterHandle, TIM_IT_CC2);
  60
  61 #if defined(TARGET_MOTE_L152RC)
  62     /* Select the regulator state in Stop mode: Set PDDS and LPSDSR bit according to PWR_Regulator value */
  63     MODIFY_REG(PWR->CR, (PWR_CR_PDDS | PWR_CR_LPSDSR), PWR_LOWPOWERREGULATOR_ON);
  64
  65     /* Set SLEEPDEEP bit of Cortex System Control Register */
  66     SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));
  67
  68     /* Select Stop mode entry --------------------------------------------------*/
  69     if(STOPEntry == PWR_STOPENTRY_WFI)
  70     {
  71         /* Request Wait For Interrupt */
  72         __WFI();
  73     }
  74     else
  75     {
  76         /* Request Wait For Event */
  77         __SEV();
  78         __WFE();
  79         __WFE();
  80     }
  81     __NOP();
  82     __NOP();
  83     __NOP();
  84     /* Reset SLEEPDEEP bit of Cortex System Control Register */
  85     CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));
  86 #else
  87     // Request to enter STOP mode with regulator in low power mode
  88     HAL_PWR_EnterSTOPMode(PWR_LOWPOWERREGULATOR_ON, PWR_STOPENTRY_WFI);
  89 #endif
  90
  91     // After wake-up from STOP reconfigure the PLL
  92     SetSysClock();
  93
  94     // Enable HAL tick interrupt
  95     __HAL_TIM_ENABLE_IT(&TimMasterHandle, TIM_IT_CC2);
  96 }
  97
  98 #endif